应用介绍

学数字电路课，画电路图和验证逻辑全靠纸笔，出错了也不知道哪里错。Logisim-evolution 是一个数字逻辑设计和仿真工具，拖拽元件就能搭电路并实时仿真。

它支持时序图、VHDL 和 Verilog，可下载到 FPGA 板运行，被众多高校用于教学。

软件功能

电路设计：拖拽元件。

实时仿真：信号可见。

时序图：分析时序。

FPGA：上板运行。