应用介绍

学数字电路，面包板接线又慢又容易出错，Logisim 也停更多年。Digital 是一个数字逻辑设计器和电路仿真器，拖拽逻辑门就能搭电路并实时仿真。

它支持测试用例、时序分析，能导出 VHDL 和 Verilog 到 FPGA，非常适合教学。

软件功能

电路设计：拖拽逻辑门。

实时仿真：信号可见。

测试用例：自动验证。

FPGA 导出：VHDL 与 Verilog。